半導体ソリューション特集号
LSIテスト支援システム―仮想テスタ PreTestStation ―(PDF: 116KB / 4ページ)
- 佐野 直樹 *1
- 久保 典夫 *1
- 小笠 原敦 *2
- 安斉 定樹 *2
*1ATE事業本部第1事業部SOCセンター
*2ATE事業本部開発プロジェクトセンター
仮想テスタPreTestStationは，当社のEDAソフト“仮想ICE”の技術とICテスト技術の融合から生まれたLSIテスト支援システムである。ワークステーションのHDL論理シミュレータ上で動作し，テスト技術者ならびにIC設計者に共通な仮想テスト環境を提供する。ハードウエア記述言語Verilog- HDLで記述された高精度・高速なATEモデル，テスタOSおよびテストデバッカーから構成される。
テスト対象となる被試験デバイス（DUT）の設計情報であるDUTモデルをPreTestStationに組み込み，検査用テストプログラムと併せて一体シミュレーションすることにより，実テスタを使用することなく，デバイス完成前にテストプログラムの早期検証が可能となり，デバイス完成後のテストデバック期間の短縮を図ることができる。本稿ではPreTestStationのシステム概要ならびにその適用結果について述べる。
半導体製造装置制御システムの構築(PDF: 61KB / 4ページ)
- 坂 本 英 幸 *1
- 水 守 隆 *2
*1制御シス海外シス事業部IASOLセンター
*2制御シス海外シス事業部OCSセンター
本稿は，半導体製造装置を機能分割し，制御システムを構築する方法を提案するものである。このシステムは，当社のネットワークベース生産ソリューションSTARDOMを中心に，ユニット制御にITコントローラFA-M3を用いて構築する。本稿では，制御システム構築手法と，半導体製造装置への適応例を示す。
半導体製造装置エンジニアリングシステムの構築(PDF: 168KB / 4ページ)
- 廣 嶋 隆 史 *1
*1情報システム事業本部半導体ソリューションセンター
半導体製造装置および検査装置の装置エンジニアリングシステムEES（Equipment Engineering System）を構築する方法を提案するものである。このシステムは，当社のEES構築用パッケージソフトウェアであるe-fabDoctorシリーズを中心とし，高速収集などの要求があるアナログ系信号に対しては，必要に応じITコントローラFA-M3を用いて構築する。本稿では，e-fabDoctorシリーズの各パッケージの機能概要と，半導体製造装置への適用例を示す。
次世代システムLSIテスト用グラフィカルユーザインタフェースAViPS(PDF: 69KB / 2ページ)
- 田川 雅充 *1
- 小柴 廣司 *1
- 中島 稔 *1
*1ATE第1事業部第1技術部
TS6000シリーズVLSIテストシステムにおいて，GUI（Graphical User Interface）ソフトウェアAViPSの開発を行った。TS6000シリーズではこれまでテストデバッグ環境としてTSWBをサポートしてきた。今回システムLSIデバッグ用統合ツールを備えた理想的なテスタ操作環境の構築を可能とした。このソフトウエアは，操作の簡易性に加え，全てのユーザ要求にソリューションを提供するように設計されており，デバイス設計から量産にかかるTAT（Turn Around Time）の短縮化を図ることができる。
LSIテストシステムのHSG・HSDによるデジタル移動体通信用デバイステストソリューション(PDF: 70KB / 2ペ
- 谷村 大輔 *1
- 佐川 一男 *2
- 山口 晃 *2
*1ATE第1事業部第2技術部
*2ATE第1事業部第1技術部
W-CDMAに代表される複雑なデジタル変調方式を用いた移動体通信用デバイスのテストニーズに応えるため，通信デバイステストシステムTS6900のオプションとして，新たに高速信号発生器HSG（High Speed Generator），高速デジタイザHSD（High Speed Digitizer），および通信デバイス用テストプログラムの開発用ツールを開発した。これにより，量産デバイスのテストカバレッジを向上するだけでなく，テストプログラムの開発効率が大幅に向上する。
プロービングハンドラP/H6000シリーズ(PDF: 79KB / 4ページ)
- 大石 明 *1
- 足立 俊雄 *1
- 大町 敏彦 *1
- 大出 剛 *1
*1ATE第2事業部ハンドラセンター
1997年8月，FDA（米国食品医薬品局）は医薬品業界からの要請を受け，電子記録･電子署名に関する新しい規則を発効した。連邦規則第21条第11章（21 CFR Part 11，以下Part 11）と称する規則で，これによりコンピュータシステムが一定の要件を満たすことにより，「電子記録･電子署名」が従来の「紙の記録」及び「手書き署名」と同等と見なすことが可能となった。 当社は，いち早くPart 11への取り組みを開始し，条文解釈を始め製品仕様に至るまで十分な検討を加えた上で，Part 11適合製品の開発を進めてきた。また，コンピュータシステムバリデーションの豊富な経験とPart 11適合製品開発で得られたノウハウを基に，製薬企業・医療機器メーカ等に対するPart 11適合支援コンサルティングを行っている。 本稿では，Part 11要件の概要と当社の取組みの一端を紹介する。
フラットパネルディスプレイの画質検査アルゴリズム(PDF: 80KB / 4ページ)
- 大谷 哲也 *1
- 阿久津 実 *1
- 岸 卓人 *1
- 小山 弘 *2
- 藤木 憲英 *3
- 山川 裕 *3
*1技術開発本部ソリューション研究所計測制御研究室
*2技術開発本部先端技術研究所センシング研究室
*3ATE事業本部第2事業部AOIセンター
フラットパネルディスプレイ（液晶など）およびイメージセンサ（CCDなど）は，用途が多様化して生産量も急激に増大している。そのため，欠陥検査の中で，人の目視に頼らざるを得なかったシミやムラなどの画質検査の自動化が望まれている。従来の自動化は，点欠陥や線欠陥など簡単な演算処理で検出できるものに限られていた。今回は，より面積が大きいシミやムラなどの欠陥を，大きさと形状により分類して，それぞれに対応した検査アルゴリズムを開発した。各画質検査アルゴリズムは，共通の処理フローをもち，ノイズを除去して欠陥を強調する前処理部，2値化とラベリングによる不良候補抽出部，特徴量を計算して識別を行う判定部から構成されている。標準検査項目とお客様毎の要求に応じたカスタマイズ処理により，いくつかの導入実績があり，欠陥レベルの定量化による品質保証，測定ばらつきの削減，検査コストの削減などの効果が得られている。
スコープコーダDL750(PDF: 136KB / 4ページ)
- 中山 悦郎 *1
- 鈴木 悟 *1
- 内田 出 *1
- 新美 良久 *2
*1T&M事業部メジャメントビジネスセンター第1技術部
*2T&M事業部メジャメントビジネスセンターPMK部
最高サンプリングレート10MS/sで16 チャネルのスコープコーダDL750を開発した。本器では，最大メモリ長50Mワード/ch，メモリ結合時1Gワードのロングメモリでありながら，大規模ASIC の開発により，波形表示スピードを向上させたため，データの取り込みから表示までの一連のデータ計測に要する時間を大幅に短縮できた。低速サンプリングを行いながら，過渡現象は高速サンプリングするDual Capture機能を搭載した。
また，DSPチャネルにより，リアルタイムに演算を行いながらデータ計測を行うことを可能とした。本稿では，DL750の概要について述べる。
生産システム連携型スケジューラASTPLANNER(PDF: 241KB / 4ページ)
- 佐々木 宏明 *1
- 小宮 康之 *1
- 深見 吉亮 *1
*1システム事業部OCSセンター
生産システム連携型スケジューラASTPLANNERを開発した。ASTPLANNERは，フレクシェ社が持つAPS Advanced Planning and Scheduling）技術と当社の製品化技術を融合した成果であり，新しいスケジューリングソリューションをカスタマに提供する。本稿では，システムの概要と，技術的な特長を述べる。